網(wǎng)站建設制作文獻,wordpress建站社區(qū),分享到wordpress,南京seo公司哪家ARM 架構中的數(shù)據(jù)內(nèi)存屏障指令 DMB 本文來自于我關于 ARM架構中內(nèi)存屏障和同步指令的系列文章。歡迎閱讀、點評與交流~ 1、ARM 架構中的數(shù)據(jù)內(nèi)存屏障指令 DMB 2、ARM 架構中的數(shù)據(jù)同步屏障指令 DSB 3、ARM 架構中的指令同步屏障 ISB 核心定義 數(shù)據(jù)內(nèi)存屏障指令 DMB 是一種同步…ARM 架構中的數(shù)據(jù)內(nèi)存屏障指令 DMB本文來自于我關于 ARM架構中內(nèi)存屏障和同步指令的系列文章。歡迎閱讀、點評與交流~1、ARM 架構中的數(shù)據(jù)內(nèi)存屏障指令 DMB2、ARM 架構中的數(shù)據(jù)同步屏障指令 DSB3、ARM 架構中的指令同步屏障 ISB核心定義數(shù)據(jù)內(nèi)存屏障指令 DMB是一種同步指令用于保證在它之前的所有內(nèi)存訪問讀/寫操作在它之后的所有內(nèi)存訪問操作開始之前已經(jīng)完成。簡單來說它是一個“柵欄”或“路障”告訴處理器“把我前面所有關于內(nèi)存的操作都搞定再處理后面的?！睘槭裁葱枰?DMB主要原因在于現(xiàn)代處理器包括ARM的亂序執(zhí)行和多級緩存架構。亂序執(zhí)行為了提高性能CPU和編譯器可能會對沒有依賴關系的指令進行重新排序。在單核程序中這通常沒問題因為最終結(jié)果保持一致。但在多核/多線程環(huán)境下這種重排序可能導致其他處理器看到不一致的內(nèi)存狀態(tài)。緩存每個CPU核心有自己私有的緩存。一個核心對內(nèi)存的修改不會立即被其他核心看到。DMB可以與其他同步機制配合確保內(nèi)存操作的全局可見性順序。沒有DMB會導致的問題示例典型的生產(chǎn)者-消費者場景假設有兩個核心共享兩個變量flag表示數(shù)據(jù)是否就緒data實際數(shù)據(jù)生產(chǎn)者核心Core A執(zhí)行STR R1, [data] // 1. 寫入數(shù)據(jù) STR #1, [flag] // 2. 設置標志位為1表示數(shù)據(jù)就緒由于亂序執(zhí)行Core A的這兩條寫入指令在全局內(nèi)存順序上可能被其他核心看到是顛倒的即Core B先看到flag1后看到新的data。消費者核心Core B執(zhí)行l(wèi)oop: LDR R2, [flag] // 檢查標志位 CMP R2, #0 BEQ loop // 如果為0循環(huán)等待 LDR R3, [data] // 讀取數(shù)據(jù)如果Core B先看到了flag1但此時data的更新還未可見它就會去讀取舊的、未更新的data導致程序邏輯錯誤。解決方法在生產(chǎn)者核心的兩條寫入指令之間插入DMB。STR R1, [data] // 1. 寫入數(shù)據(jù) DMB // 屏障保證步驟1的寫入在任何后續(xù)寫入之前完成 STR #1, [flag] // 2. 設置標志位現(xiàn)在Core B絕對不會在見到新的flag之前見不到新的data。DMB 的語法和參數(shù)在ARM匯編中DMB指令可以帶一個選項用來指定屏障的作用域以在性能和正確性之間取得平衡。語法DMB option常見的選項基于ARMv7/v8架構選項含義作用域SY全系統(tǒng)屏障影響系統(tǒng)中的所有觀察者所有其他CPU核心、GPU、DMA控制器等。這是最嚴格、最常用的選項。ISH內(nèi)部可共享域屏障只影響當前CPU集群內(nèi)通常指共享L2/L3緩存的所有核心。NSH非可共享屏障只影響當前核心的流水線不保證對其他核心的可見性。用于保證本核心指令的順序。OSH外部可共享域屏障影響當前核心所在域之外的可共享觀察者例如對其他集群或系統(tǒng)組件。在Linux內(nèi)核驅(qū)動或底層代碼中最常用的是DMB SY。DMB 與其他屏障指令的關系ARM架構有一組內(nèi)存屏障指令DMB數(shù)據(jù)內(nèi)存屏障關注點內(nèi)存訪問指令之間的順序。保證屏障前后的Load讀和Store寫指令的相對順序。它不保證這些訪問何時對他人可見只保證本核心發(fā)出的訪問請求的順序。DSB數(shù)據(jù)同步屏障比DMB更嚴格。它不僅像DMB一樣排序訪問還會等待屏障之前的所有內(nèi)存訪問徹底完成例如緩存寫入、總線事務結(jié)束然后再執(zhí)行屏障后的任何指令不僅僅是內(nèi)存訪問。常用在更改內(nèi)存映射如修改頁表、切換上下文等需要確保之前操作完全生效的場景。ISB指令同步屏障刷新處理器流水線確保所有先前指令都執(zhí)行完畢然后從緩存或內(nèi)存中重新預取指令。常用在寫入系統(tǒng)控制寄存器如MMU、緩存配置之后確保后續(xù)指令使用新的配置執(zhí)行。一個簡單比喻DMB像工地上的工頭對工人們喊“先把所有運磚的活干完才能開始運沙子的活”只排序任務類型。DSB工頭喊“所有運磚的活必須全部完工、磚塊到位驗收任何人才能開始下一項工作”等待完成并排序。ISB工頭喊“全體休息5分鐘忘記剛才所有工作安排然后聽我發(fā)布新指令”清空流水線重新開始。在高級語言中的使用你通常不會直接寫DMB指令。高級語言通過以下方式使用它C/C使用編譯器內(nèi)置函數(shù)如GCC的__asm__ volatile(dmb sy ::: memory)或調(diào)用操作系統(tǒng)提供的屏障API。Linux內(nèi)核使用mb(),rmb(),wmb()等宏它們會根據(jù)架構展開為相應的DMB/DSB指令。C11/Java使用原子操作std::atomic或特定的內(nèi)存序如std::memory_order_seq_cst,std::memory_order_acquire/release編譯器會在生成的機器碼中自動插入必要的內(nèi)存屏障。總結(jié)DMB的核心價值在于它是在一個弱內(nèi)存序模型的架構如ARM上實現(xiàn)多核并發(fā)程序正確性的基礎硬件原語。它通過在關鍵位置強制內(nèi)存操作的順序使得程序員和編譯器能夠推理并控制多線程間的內(nèi)存可見性從而構建出可靠的鎖、無鎖數(shù)據(jù)結(jié)構、同步機制等。簡言之DMB是讓混亂的、為性能而優(yōu)化過的內(nèi)存訪問世界恢復到一個程序員可以理解和控制的、有序狀態(tài)的關鍵工具。